



Offenlegungsschrift
DE 198 13 167 A 1

⑤ Int. Cl.⁶:
H 04 L 12/50
H 04 L 12/56
H 04 L 5/22

②1	Aktenzeichen:	198 13 167.4
②2	Anmeldetag:	25. 3. 98
④3	Offenlegungstag:	30. 9. 99

⑦ Anmelder:
Siemens AG, 80333 München, DE


(72) Erfinder:
Huber, Siegfried, Dr., 85084 Reichertshofen, DE;
Klug, Andreas, Dipl.-Ing., 85551 Kirchheim, DE

Die folgenden Angaben sind den vom Anmelder eingereichten Unterlagen entnommen

Prüfungsantrag gem. § 44 PatG ist gestellt

⑤4 Verfahren zur Datenübertragung, Multiplexer sowie Demultiplexer

57 Verfahren zum Übertragen von Daten aus einer Vielzahl von Datenquellen zu entsprechenden Datensenken, wobei die Übertragung in Datenpaketen (54; VC-4) über einen Übertragungskanal erfolgt, wobei die Daten vor der Übertragung auf die Datenpakete aufgeteilt werden, wobei die Daten nach der Übertragung aus den Datenpaketen zurückgewonnen werden und an die entsprechenden Datensenken ausgegeben werden, wobei ein Datenpaket (54; VC-4) einen Steuerinformationsbereich (POH) und einen Nutzdatenbereich (C-4) umfaßt, wobei zusammengehörende Datenpakete (54; VC-4) eine Datenpaketkette bilden und in dem Steuerinformationsbereich mit einer ersten Bitfolge (J1) markiert werden, die für die Datenpakete der Datenpaketkette identisch ist, wobei die Datenpakete einer Datenpaketkette in dem Steuerinformationsbereich ferner durch eine zweite Bitfolge (16) gekennzeichnet werden, wobei die zweite Bitfolge (16) einer fortlaufenden Nummer für jedes Datenpaket (54; VC-4) der Datenpaketkette entspricht.



DE 198 13 167 A 1

Best Available Copy

Best Available Copy

Beschreibung

Die vorliegende Erfindung betrifft ein Verfahren zur Datenübertragung, einen Multiplexer sowie einen Demultiplexer.

Aus dem Stand der Technik sind eine Vielzahl von Datenübertragungsverfahren bekannt, darunter solche mit Synchroner Digitaler Hierarchie (SDH) und solche, die auf einem Asynchronous Transfer Mode (ATM) beruhen.

Vorgängerin der Synchronen Digitalen Hierarchie war die Plesiochrone Digitale Hierarchie (PDH). Aufgrund der unterschiedlichen Übertragungsrate eines Primärmultiplexkanals, nämlich 2048 Kbit/s in Europa sowie 1544 Kbit/s in den USA, kam es zur Ausbildung inkompatibler PDH-Hierarchien. In den USA fand der DS1-Standard mit 3 Hierarchiestufen vorwiegend Anwendung. Der europäische E-Standard sieht hingegen 5 Hierarchiestufen mit einer Übertragungsrate von bis zu 566 Mbit/s vor. Die unterste Stufe (E1) multiplexed dabei 30 Basiskanäle. Eine Hierarchiestufe des europäischen Standards umfaßt jeweils vier Kanäle der nächst niedrigeren Hierarchiestufe. Bedingt durch die plesiochrone Übertragung entsprechen die nominellen Übertragungsraten nicht exakt dem Vierfachen der jeweils niedrigeren Stufe, sondern sind geringfügig höher, um Stopfbits zum Ausgleichen von Taktschwankungen aufzunehmen. Der Nachteil des PDH-Verfahrens liegt darin, daß Basiskanäle nur auf der untersten Hierarchiestufe direkt zugänglich sind. Für das Extrahieren eines 64 Kbit/s Basiskanals aus einer höheren Hierarchiestufe bedarf es eines kompletten stufenweisen Demultiplexings.

Dieser Nachteil wird durch die Synchron Digitaler Hierarchie (SDH) überwunden. Bezüglich der SDH wird auch auf die ITU-Empfehlungen G.707, G.709 und G.709 verwiesen. Das Basisformat der SDH-Übertragung ist der STM-1 Rahmen (Synchronous Transport Module Level 1 siehe Fig. 3). Er setzt sich aus einem Header, der Sektionszusatzinformation 52. (Section Overhead, SOH) und einem Nutzdatenanteil, dem Container (54), zusammen. In der untersten Hierarchiestufe wird ein STM-1 Rahmen in 125 µs übertragen. Darüber sind drei weitere Hierarchiestufen definiert, wobei sich die Übertragungskapazität von Hierarchiestufe zu Hierarchiestufe vervierfacht. In den höheren Hierarchiestufen werden während der Übertragungszeit von 125 µs entsprechend mehr STM-1 Rahmen übertragen, wobei keine weiteren Zusatzinformationen (Overhead) hinzugefügt werden. Deshalb werden die 125 µs ausfüllenden Rahmen auf den verschiedenen Hierarchiestufen als STM-N Rahmen bezeichnet, wobei N die Zahl der in 125 µs übertragenen STM-1 Rahmen angibt und die Werte 1, 4, 16 oder 64 annehmen kann.

Ein STM-1 Rahmen besteht aus 2430 bytes, die in neun Zeilen zu je 270 bytes unterteilt werden. Die ersten neun bytes jeder Zeile tragen die Zusatzinformation (Overhead), die für den Betrieb und die Verwaltung des Systems vorgesehen ist (Fig. 3). Die Sektionszusatzinformation 52 (Section Overhead, SOH) gliedert sich wiederum in den Regenerator Section Overhead RSOH in den Zeilen 1 bis 3, ein Pointerfeld P in der 4. Zeile und den Multiplexer Section Overhead MSOH in Zeilen 5 bis 9. Der RSOH wird zur Überwachung zwischen zwei Regeneratoren verwendet, und der MSOH dient zur Überwachung und Verwaltung der Strecke zwischen zwei Multiplexern. Das Pointerfeld zeigt auf den Beginn der Nutzlast 54 innerhalb des STM-1 Rahmens. Damit ist eine Multiplexbildung ohne Überlauf möglich, wenn ein zu übertragender Kanal nicht exakt in den Nutzdatenbereich 54 hineinpaßt.

1987 entschied sich die International Telecommunications Union (ITU) für den Asynchronous Transfer Mode

(ATM) als Standard für Breitband ISDN. Im September 1991 kam es zur Gründung des ATM-Forums, das sich ausschließlich mit der Standardisierung von ATM befaßt. ATM basiert auf einer Paketübertragungstechnik und nutzt zur Übertragung ausschließlich Pakete mit einer festen Länge von 53 byte. Diese kleinste unteilbare Übertragungseinheit wird daher als ATM-Zelle bezeichnet. Ähnlich dem STM-N Rahmen besteht eine ATM-Zelle aus einem 5 bytes umfassenden Header und einem Nutzdatenfeld von 48 bytes. Der Header umfaßt unter anderem eine Kanalidentifikation (VPI), eine Pfadidentifikation (VCI) und ein PT-Feld (Payload Type), das die Art der Nutzdaten angibt. Die ITU-Empfehlung I.432 sieht eine direkte Zellübertragung mit 155 Mbit/s und 622 Mbit/s über Koaxialkabel sowie optische Medien vor. Darüber hinaus wurden durch das ATM-Forum Spezifikationen zur direkten Zellübertragung mit 155 Mbit/s über geschirmte verdrehte Zweidrahtkabel (Shielded Twisted Pair) über eine Länge von max. 100 m sowie die TAXI-Schnittstelle vorgestellt. Weitere Empfehlungen zur direkten Zellübertragung mit geringeren Datenraten zwischen 25 Mbit/s und 51 Mbit/s befinden sich in Diskussion. Um vorhandene auf SDH basierende Infrastruktur für die Übertragung von ATM-Zellen zu nutzen, wurde ein bekannter virtueller Container der Klasse 4 (VC-4, Fig. 4) verwendet. Ähnlich wie der STM-N Rahmen ist auch der VC-4 in neun Zeilen sowie einen Header und einen Nutzdatenbereich unterteilt. Der Header des VC-4 wird als Pfadzusatzinformation (Path-Overhead, POH) bezeichnet und umfaßt das erste byte jeder der neun Zeilen. Der Nutzdatenbereich des VC-4 umfaßt die verbleibenden 260 bytes der neun Zeilen und wird als C-4 Container bezeichnet. Ein C-4 Container wird zeilenweise mit ATM-Zellen aufgefüllt. Für STM-4 Rahmen wurde der byte Interleaved Modus (56) definiert. Dabei werden vier C-4 Container byteweise mit ATM-Zellen aufgefüllt. Im Ausschnitt 56 sind das Ende einer und der Anfang der nächsten ATM-Zelle dargestellt. Die Headerbytes sind mit h1, h2 bis h5 und die bytes der Nutzdaten (Payload) mit p1, p2 bis p48 bezeichnet. Hat dabei jeder VC-4 im Gegensatz zur "contiguous" Verkettung (ITU-T G.707) noch seinen eigenen Pointerwert P, so entspricht dies einer virtuell verketteten Datenpaketkette VC-4-4vc. Virtuell verkettete Datenpaketketten (VC-4-Xvc) werden in Zukunft deshalb zur Übertragung hoher Datenraten (>149.76 Mbit/s) benutzt, da sie im Gegensatz zur "contiguous" Verkettung bereits in bisher bestehenden SDH-Netzen übertragen werden können.

Es ist Aufgabe der vorliegenden Erfindung, Datenpakete, wie beispielsweise VC-4 Container, zu verketteten und verkettete Datenpakete nach der Übertragung zu erkennen.

Diese Aufgabe wird durch die Gegenstände der Ansprüche 1, 15 und 22 gelöst.

Bevorzugte Ausgestaltungen sind Gegenstand der Unteransprüche.

Im folgenden wird eine bevorzugte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Dabei zeigen:

Fig. 1 einen erfindungsgemäßen Multiplexer am Ausgangspunkt (originating point),

Fig. 2 einen erfindungsgemäßen Demultiplexer am Endpunkt (terminating point),

Fig. 3 einen STM-N Rahmen,

Fig. 4 vier virtuell verkettete VC-4 Rahmen, und

Fig. 5 ein erfindungsgemäßes Schema zum fehlertoleranten Auswerten von Verkettungsfehlern.

Fig. 1 zeigt einen Multiplexer am Ausgangspunkt einer Datenübertragungsstrecke. Der Multiplexer 1 empfängt Daten über die Eingangsleitungen 3 und gibt diese in Form von Datenpaketen über eine Ausgangsleitung 11 aus. Vorzugs-

weise werden die Eingangsdaten in Form von ATM-Zellen angeliefert. Die Daten auf der Ausgangsleitung 11 sind vorzugsweise gemäß der Synchronen Digitalen Hierarchie in STM-N Rahmen, beispielsweise STM-4 oder STM-16 Rahmen, aufgeteilt.

Im Eingangsbereich des Multiplexers werden die Eingangsdaten in Nutzdatenpakete aufgeteilt, wobei die Daten eines Nutzdatenpaketes zusammen über die Ausgangsleitung 11 übertragen werden. Deshalb hängt die Wahl des Nutzdatenpaketes von der Datenorganisation auf der Ausgangsleitung 11 ab. Da die Daten auf der Ausgangsleitung 11 vorzugsweise in Form von STM-N Rahmen übertragen werden, erfolgt die Einteilung der Eingangsdaten in C-4 Container (vgl. Fig. 4).

In den Einrichtungen 2 werden die Eingangsdaten lediglich in C-4 Container aufgeteilt. Der Mapper 4 arbeitet im byte Interleaved Modus, bei dem ATM-Zellen byteweise auf beispielsweise vier C-4 Container aufgeteilt werden (Fig. 4, 56). Mittels der Selektoren 6 werden als Datenquellen entweder die einfachen Einteilungseinrichtungen 2 oder der Mapper 4 zum Durchführen des byte Interleaved Mapping ausgewählt.

In dem nächsten Verarbeitungsschritt wird zu den C-4 Containern in den Verarbeitungsstufen 9 die Pfadzusatzinformation (Path-Overhead, POH) hinzugefügt. Wie aus Fig. 4 ersichtlich ist, umfaßt die Pfadzusatzinformation neun bytes. Für die vorliegende Erfindung werden vorzugsweise das J1-byte und das C2-byte verwendet. In der Pfadzusatzinformation jedes virtuell verketteten C-4 Containers wird beispielsweise dem C2-byte ein virtueller Verkettungsindikator 14 zugewiesen. Virtuell verkettete C-4 Container bilden eine Datenpaketkette. Datenpaketketten werden als VC-4-Xvc Überrahmen bezeichnet. Dabei steht "vc" für "virtually concatenated". Zugleich erfolgt im C2-byte eine Nummerierung der Reihenfolge des jeweiligen C-4 Containers in der Datenpaketkette. Statt des C2-bytes kann jedoch im Rahmen der Erfindung auch jedes andere freie byte des POH (z. B. 25) benutzt werden.

Die J1-bytes aller verketteten C-4 Container werden innerhalb einer Datenpaketkette VC-4-Xvc auf den gleichen Wert gesetzt, wobei unterschiedliche Werte für verschiedene Datenketten verwendet werden. Damit kann am Endpunkt (terminating point) durch Auswertung der J1- und C2-bytes jedes C-4 Containers entschieden werden, ob der C-4 Container verkettet ist und zu welcher Datenkette er gehört.

Mittels der Selektoren 10 wird ausgewählt, ob die C-4 Container verkettet werden. Wird für das C2-byte ein nach G. 707 standardgemäßer Wert wie z. B. Olhex (equipped, not specific) oder 13hex bei ATM-Payload Mapping ausgewählt, so werden die C-4 Container nicht virtuell verkettet. Wird auf der anderen Seite der Bitfolgengenerator 12 als Quelle für die C2-bytes ausgewählt, so werden die C-4 Container verkettet. Der Bitfolgengenerator 12 erzeugt die C2-bytes beispielsweise so, daß die vier signifikantesten Bits 14 einen konstanten Wert aufweisen, der angibt, daß die C-4 Container virtuell verkettet sind. Die vier am wenigsten signifikanten Bits 16 enthalten beispielsweise eine Nummer von 0 bis maximal 15, die die Position eines C-4 Containers in der entsprechenden virtuell verketteten Datenpaketkette VC-4-Xvc angibt.

Durch das Hinzufügen der Pfadzusatzinformation zu einem C-4 Container entsteht ein virtueller Container der Klasse 4, ein VC-4. Schließlich wird in den Einrichtungen 8 die Sektionszusatzinformation (Section Overhead, SOH) hinzugefügt, um vollständige STM-N Rahmen zu erhalten, die anschließend über die Ausgangsleitung übertragen werden.

In Fig. 2 ist ein Demultiplexer 20 dargestellt. Der Demul-

tiplexer 20 arbeitet im wesentlichen spiegelbildlich zu dem Multiplexer 1. Der Demultiplexer erhält über eine Eingangsleitung 21 Datenpakete, von denen vorzugsweise ein Teil verkettet ist und eine Vielzahl von Datenpaketen bildet.

Vorzugsweise werden die Eingangsdaten in Form von STM-N Rahmen angeliefert. Nach dem Demultiplexen werden die Eingangsdaten über eine Vielzahl von Ausgangsdatenleitungen 34 beispielsweise wiederum als ATM-Zellenströme ausgegeben.

In den Sektionszusatzinformationsfiltern 22 wird die Sektionszusatzinformation aus den STM-N Rahmen herausgefiltert. Die Pointerwerte P der Sektionszusatzinformation werden über die Datenleitungen 26 an den Demapper 32 weitergeleitet. Nach dem Herausfiltern der Sektionszusatzinformation aus den STM-N Rahmen verbleiben VC-4 Container, die an die Pfadzusatzinformationsfilter 23 weitergegeben werden.

Die Pfadzusatzinformationsfilter 23 entfernen die Pfadzusatzinformation (Path-Overhead, POH) aus den VC-4 Containern, wobei C-4 Container übrigbleiben. Die Pfadzusatzinformationsfilter 23 geben die J1-bytes an den Demapper 32 weiter. Ferner geben die Pfadzusatzinformationsfilter die C2-bytes an den Überrahmenauswerter 28 aus, der anhand der C2-bytes erkennt, ob C-4 Rahmen verkettet sind. Ferner entscheidet er, ob C-4 Rahmen im byte Interleaved Modus beschrieben wurden und steuert die Selektoren 24 entsprechend, so daß entweder eine einfache Ausgabereinrichtung 30 oder der Demapper 32 ausgewählt wird. Die Ausgabereinrichtungen 30 entpacken die ATM-Zellenströme aus den einzelnen C-4 Containern.

Der Demapper 32 weist eine Steuerung 34 und eine Speichersteuerung 36 auf. Ferner weist der Demapper 32 N Zwischenspeicher 38 auf, wobei N die Zahl der STM-1 Rahmen in dem STM-N Signal ist. N ist eine natürliche Zahl und hat vorzugsweise den Wert 4 oder 16. Zur Arbeitsweise des Demappers 32 sei ferner auf den Ausschnitt 56 in Fig. 4 hingewiesen. Dem Demapper 32 werden die Pointerwerte P von den Sektionszusatzinformationsfiltern 22, die J1-bytes aus den Pfadzusatzinformationsfiltern 23 und Informationen von dem Überrahmenauswerter 28 zugeführt.

Die Datenpaketkettenauswertung mittels der Pointerwerte P, der J1-bytes und C2-bytes erfolgt fehlertolerant (Fig. 5). Unter einer fehlertoleranten Auswertung ist insbesondere zu verstehen, daß erst mehrere fehlerhafte C2-bytes einen Verkettungsalarm 62 auslösen. Fehlerhafte C2-bytes sind beispielsweise C2-bytes von VC-4 innerhalb einer virtuell verketteten Datenpaketkette, die nicht dem im Normalzustand erwarteten C2-byte entsprechen.

Die J1 byte werden dagegen wie in der SDH-Technik üblich auf Path Trace Identifier Mismatch (TIM) nach G. 707 und G. 783 überwacht.

Wird der Beginn einer Datenpaketkette, also beispielsweise eine Folge von virtuell verketteten VC-4 Containern, erkannt, beispielsweise an identischen J1-bytes und an den signifikantesten Bits des C2-bytes (virtuelle Verkettungsindikation), wird in Fig. 5 bei einem Ausgangszustand 59 gestartet. Nach M STM-N Rahmen mit korrekten und jeweils gleichen C2-bytes der einzelnen aufeinander folgenden VC-4 der gleichen Position innerhalb eines VC-4-Xvc wird in einen Normalzustand 60 gewechselt. Der Normalzustand ist als korrekter Betriebsmodus erkannt worden. Werden im Normalzustand in N hintereinander folgende STM-N Rahmen fehlerhafte C2-bytes in einem oder mehreren VC-4 eines VC-4-Xvc empfangen, so wird ein Verkettungsalarm 62 für diese virtuell verketteten Datenpakete (VC-4-Xvc) ausgelöst. Die Zahl N liegt vorzugsweise zwischen 2 und 10, insbesondere bei 5. In ähnlicher Weise führen erst Übereinstimmungen zwischen erwartetem und empfangenem C2-

bytwert aller VC-4 der als fehlerhaft betrachteten Datenkette VC-4-Xvc in M hintereinander folgende STM-N zu einer Aufhebung des Verkettungsalarms 62 und zur Rückkehr zum Normalzustand 60. M liegt vorzugsweise zwischen 1 und 3, insbesondere bei 3. Fehlerhaft empfangene C2-bytes werden beispielsweise im Normalzustand durch den erwarteten Wert ersetzt.

Um eine schnelle Resynchronisation vom Alarmzustand in den Normalzustand nicht durch Bitfehler bei der Übertragung zu gefährden, können wahlweise die zeitlich hintereinander folgenden VC-4 an STN-M Positionen, die nicht zum Verkettungsalarm führten, weiterhin im beschriebenen Korrekturmodus betrieben werden. Wird dabei während dieser Variante des Resynchronisationsprozesses für eine weitere C2-byte-Folge der Zustand von N hintereinander folgenden Fehlern erreicht, so muß der Resynchronisationsprozess erneut von Anfang an gestartet werden, wobei diese neue fehlerhafte VC-4-Korrektur bzw. die entsprechende C2-byte-Folge aus dem Korrekturmodus genommen wird.

Durch das invertierte Aussenden beispielsweise der vier signifikantesten Bits des C2-bytes oder des gesamten C2-bytes kann der Multiplexer den Demultiplexer wieder in den Anfangszustand zurücksetzen.

Anfangs- und Normalzustand sowie Verkettungsalarm gelten vorzugsweise für den Demapper 32. Die drei Zustände können in einer weiteren Ausführungsform für jede Datenpaketkette getrennt definiert werden. Der Verkettungsalarm kann entweder vom Überrahmenauswerter 28 oder alternativ dazu von den Ausgabeeinrichtungen 30 oder dem Demapper 32 für jede einzelne virtuell verkettete Datenpaketkette ausgelöst werden.

Obwohl die oben beschriebenen bevorzugten Ausführungsformen im Zusammenhang mit der Synchronen Digitalen Hierarchie beschrieben wurden, kann für die Übertragung von dem Multiplexer 1 zu dem Demultiplexer 20 beispielsweise auch die Plesiochrone Digitale Hierarchie (PDH) oder ein beliebiges anderes datenpaketorientiertes Übertragungsformat verwendet werden. Alternativ zu den ATM-Zellenströmen können beispielsweise auch Internet Protocol (IP) Datenpakete aus Internetanwendungen (IP over SDH/SONET) oder Puls-Code modulierte (PCM) Daten oder beliebige andere Datenquellen, wie beispielsweise die S₀- oder U_{KO}-Schnittstelle, aus dem ISDN-Bereich verwendet werden.

Patentansprüche

1. Verfahren zum Übertragen von Daten aus einer Vielzahl von Datenquellen zu entsprechenden Datensenken, wobei die Übertragung in Datenpaketen (54; VC-4) über einen Übertragungskanal erfolgt, wobei die Daten vor der Übertragung auf die Datenpakete aufgeteilt werden, wobei die Daten nach der Übertragung aus den Datenpaketen zurückgewonnen werden und an die entsprechenden Datensenken ausgegeben werden, wobei ein Datenpaket (54; VC-4) einen Steuerinformationbereich (POH) und einen Nutzdatenbereich (C-4) umfaßt, wobei zusammengehörende Datenpakete (54; VC-4) eine Datenpaketkette bilden und in dem Steuerinformationbereich mit einer ersten Bitfolge (J1) markiert werden, die für die Datenpakete der Datenpaketkette identisch ist, dadurch gekennzeichnet, daß die Datenpakete einer Datenpaketkette in dem Steuerinformationbereich ferner durch eine zweite Bitfolge (16) gekennzeichnet werden, wobei die zweite Bitfolge (16) einer fortlaufenden Nummer für jedes Datenpaket (54; VC-4) der Datenpaketkette entspricht.
2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet,

daß die Datenpakete (54; VC-4) gleiche Länge aufweisen.

3. Verfahren gemäß Anspruch 2, dadurch gekennzeichnet, daß die Datenübertragung mittels Synchroner Digitaler Hierarchie erfolgt, wobei die Datenpakete (54; VC-4) virtuellen Containern (VC) und die Steuerinformationbereiche Pfadzusatzinformationen (POH) entsprechen, wobei eine Pfadzusatzinformation (POH) unter anderem ein J1-byte und ein C2-byte umfaßt.

4. Verfahren gemäß Anspruch 3, dadurch gekennzeichnet, daß die J1-bytes aller virtuellen Container (VC) der Datenpaketkette der ersten Bitfolge (J1) entsprechen.

5. Verfahren gemäß einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, daß die virtuellen Container VC-4-Einheiten darstellen.

6. Verfahren gemäß einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die Pfadzusatzinformation (POH) eine dritte Bitfolge (14) umfaßt, die anzeigt, ob ein Datenpaket zu einer Datenpaketkette gehört oder ein Einzeldatenpaket ist.

7. Verfahren gemäß einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß das C2-byte die zweite Bitfolge (16) umfaßt.

8. Verfahren gemäß Anspruch 6, dadurch gekennzeichnet, daß für die dritte Bitfolge (14) die vier signifikantesten Bits (MSB) des C2-bytes und für die zweite Bitfolge (16) die vier am wenigsten signifikanten Bits (LSB) des C2-bytes verwendet werden.

9. Verfahren gemäß einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Numerierung der Datenpakete (54; VC-4) mittels der zweiten Bitfolge (16) fortlaufend und aufsteigend erfolgt.

10. Verfahren gemäß einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Auswertung der ersten (14) und der zweiten Bitfolge (16) fehlertolerant (58) erfolgt.

11. Verfahren gemäß einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß erst mehrere (N) Datenpakete der Datenpaketkette mit fehlerhaften Bitfolgen zu einem Verkettungsalarm (62) führen und für die fehlerhaften zweiten Bitfolgen der zyklisch erwartete Wert angenommen wird.

12. Verfahren gemäß einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß ein Verkettungsalarm (62) erst nach mehreren (M) Datenpaketen der Datenpaketkette mit korrekten Bitfolgen zurückgenommen wird.

13. Verfahren gemäß einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die Datenquellen die Daten zunächst als ATM-Zellen liefern und die Daten nach der Übertragung wieder als ATM-Zellen an die Datensenken weitergegeben werden.

14. Verfahren gemäß Anspruch 13, dadurch gekennzeichnet, daß die ATM-Zellen vor der Übertragung im byte Interleaved Modus (56) auf jeweils vier Datenpakete (54; VC-4) aufgeteilt werden und nach der Übertragung die Datenpakete entsprechend dekodiert werden.

15. Multiplexer, der folgende Einrichtungen umfaßt: eine Vielzahl von Eingangsleitungen (3) zum Empfangen von Daten, eine Ausgangsleitung (11), über die die Daten der Eingangsleitungen (3) ausgegeben werden, Einrichtungen (2, 4) zum Einteilen der Daten der Eingangsleitungen (3) in Nutzdatenpakete (C-4), wobei die Einrichtungen (2, 4) zum Einteilen der Daten mit der Vielzahl von Eingangsleitungen (3) verbunden

sind, Einrichtungen (9) zum Hinzufügen eines Steuerinformationsbereichs (POH) zu jedem Nutzdatenpaket (C-4), wobei ein Nutzdatenpaket (C-4) und der entsprechende Steuerinformationsbereich (POH) ein Datenpaket (54; VC-4) bilden, wobei die Einrichtungen (9) zum Hinzufügen mit den Einrichtungen (2, 4) zum Einteilen und der Ausgangsleitung (11) gekoppelt sind, einen ersten Bitfolgenerator, der für zusammengehörende Datenpakete (54; VC-4), die eine Datenpaketkette bilden, eine erste Bitfolge (J1) erzeugt, die für die Datenpakete der Datenpaketkette identisch ist, wobei der erste Bitfolgenerator mit den Einrichtungen (9) zum Hinzufügen gekoppelt ist und den Einrichtungen (9) zum Hinzufügen die erste Bitfolge (J1) mitteilt, wobei die Einrichtungen (9) zum Hinzufügen die erste Bitfolge (J1) dem Steuerinformationsbereich (POH) der Datenpakete (54; VC-4) der Datenpaketkette hinzufügen gekennzeichnet durch einen zweiten Bitfolgenerator (12), der für zusammengehörende Datenpakete (54; VC-4), die eine Datenpaketkette bilden, eine zweite Bitfolge (16) erzeugt, wobei die zweite Bitfolge (16) einer fortlaufenden Nummer für jedes Datenpaket (54; VC-4) der Datenpaketkette entspricht, wobei der zweite Bitfolgenerator (12) mit den Einrichtungen (9) zum Hinzufügen gekoppelt ist und den Einrichtungen (9) zum Hinzufügen die zweite Bitfolge (16) mitteilt, wobei die Einrichtungen (9) zum Hinzufügen die zweite Bitfolge (16) dem Steuerinformationsbereich (POH) der Datenpakete der Datenpaketkette hinzufügen.

16. Multiplexer gemäß Anspruch 15, dadurch gekennzeichnet, daß die Ausgangsleitung (11) eine der Synchronen Digitalen Hierarchie entsprechende Datenorganisation aufweist, wobei die Datenpakete (54; VC-4) virtuellen Containern (VC) und die Steuerinformationsbereiche Pfadzusatzinformationen (POH) entsprechen, wobei die Pfadzusatzinformation (POH) unter anderem ein J1-byte und ein C2-byte umfaßt, wobei der Multiplexer (1) ferner Einrichtungen (8) zum Hinzufügen von Sektionszusatzinformation (52) zu den virtuellen Containern (VC) umfaßt, um vollständige STM-N Rahmen zu erzeugen, wobei die Einrichtungen (8) zum Hinzufügen der Sektionszusatzinformation (52) an die Einrichtungen (9) zum Hinzufügen des Steuerinformationsbereichs (POH) und an die Ausgangsleitung (11) gekoppelt ist.

17. Multiplexer gemäß Anspruch 16, dadurch gekennzeichnet, daß die J1-bytes der ersten Bitfolge (J1) entsprechen.

18. Multiplexer gemäß einem der Ansprüche 16 oder 17, dadurch gekennzeichnet, daß der zweite Bitfolgenerator (12) die C2-bytes so erzeugt, daß die vier signifikantesten Bits (MSB) eines C2-bytes eine dritte Bitfolge (14) umfassen, die angibt, ob ein Datenpaket zu einer Datenpaketkette gehört oder ein Einzeldatenpaket ist, und die vier am wenigsten signifikanten Bits (LSB) des C2-bytes die zweite Bitfolge (16) enthalten.

19. Multiplexer gemäß einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, daß die zweite Bitfolge (16) die Datenpakete (54; VC-4) einer Datenpaketkette fortlaufend und aufsteigend numeriert.

20. Multiplexer gemäß einem der Ansprüche 16 bis 19, dadurch gekennzeichnet, daß die Eingangsleitungen (3) einem ATM-Standard entsprechen.

21. Multiplexer gemäß Anspruch 20, dadurch gekennzeichnet, daß der Multiplexer (1) eine Einrichtung (4) zum byteverschachteln aufweist, an die die Eingangs-

leitungen (3) gekoppelt sind, wobei die Einrichtung (4) zum byteverschachteln die ATM-Zellen auf vier virtuelle Container (VC-4) gemäß einem byte Interleaved Modus (56) verteilt.

22. Demultiplexer, der folgende Einrichtungen umfaßt:

eine Eingangsleitung (21), die Eingangsdaten in Form von Datenpaketen (54; VC-4) liefert, wobei jedes Datenpaket (54; VC-4) einen Steuerinformationsbereich (POH) und einen Nutzdatenbereich (C-4) aufweist, wobei zusammengehörende Datenpakete eine Datenpaketkette bilden, wobei die Steuerinformationsbereiche (POH) der Datenpakete (54; VC-4) der Datenpaketkette eine erste Bitfolge (J1) aufweisen, die für die Datenpakete der Datenpaketkette identisch ist, eine Vielzahl von Ausgangsleitungen (34) zur Ausgabe der Eingangsdaten,

Ausgabeeinrichtungen (30, 32) zur Ausgabe der Daten in den Nutzdatenbereichen der Eingangsdaten, wobei die Ausgabeeinrichtungen (30, 32) mit den Ausgangsleitungen (34) gekoppelt sind,

Einrichtungen (23) zum Analysieren und Entfernen des Steuerinformationsbereichs (POH) von jedem Datenpaket (54; VC-4), wobei die Einrichtungen (23) zum Analysieren und Entfernen mit der Eingangsleitung (21) und den Ausgabeeinrichtungen (30, 32) gekoppelt sind, eine Auswerteeinrichtung (28), die mit den Einrichtungen (23) zum Analysieren und Entfernen des Steuerinformationsbereichs (POH) und den Ausgabeeinrichtungen (30, 32) gekoppelt ist, wobei die Auswerteeinrichtung (28) die Datenpakete als zusammengehörend erkennt, die die gleiche erste Bitfolge aufweisen, dadurch gekennzeichnet, daß

die Steuerinformationsbereiche (POH) der Datenpakete (54; VC-4) einer Datenpaketkette eine zweite Bitfolge (16) aufweisen, wobei die zweite Bitfolge (16) einer fortlaufenden Numerierung der Datenpakete (54; VC-4) einer Datenpaketkette entspricht, wobei die Auswerteeinrichtung (28) erkennt, ob die Datenpakete einer Datenpaketkette in der von der zweiten Bitfolge (16) vorgegebenen Folge eintreffen.

23. Demultiplexer gemäß Anspruch 22, dadurch gekennzeichnet, daß die Eingangsleitung (21) eine der Synchronen Digitalen Hierarchie entsprechende Datenorganisation aufweist, wobei die Datenpakete (54; VC-4) virtuellen Containern (VC) und die Steuerinformationsbereiche Pfadzusatzinformationen (POH) entsprechen, wobei die Pfadzusatzinformation (POH) ein C2-byte und ein J1-byte umfaßt, wobei der Demultiplexer (20) ferner Einrichtungen (22) zum Entfernen einer Sektionszusatzinformation (52) aus STM-N Rahmen der Eingangsdaten umfaßt, wobei die Einrichtungen (22) zum Entfernen der Sektionszusatzinformation (52) an die Eingangsleitung (21) und die Einrichtungen (23) zum Analysieren und Entfernen des Steuerinformationsbereichs (POH) gekoppelt sind.

24. Demultiplexer gemäß einem der Ansprüche 22 bis 23, dadurch gekennzeichnet, daß die vier signifikantesten Bits (MSB) eines C2-bytes eine dritte Bitfolge (14) umfassen, die angibt, ob ein Datenpaket zu einer Datenpaketkette gehört oder ein Einzeldatenpaket ist, und die vier am wenigsten signifikanten Bits (LSB) des C2-bytes die zweite Bitfolge (16) enthalten und die J1-bytes der ersten Bitfolge (J1) entsprechen.

25. Demultiplexer gemäß einem der Ansprüche 23 oder 24, dadurch gekennzeichnet, daß die Numerierung der Datenpakete der Datenpaketkette durch die zweite Bitfolge (16) aufsteigend erfolgt.

26. Demultiplexer gemäß einem der Ansprüche 22 bis 25, dadurch gekennzeichnet, daß die Auswerteeinrichtung (28) nach mehreren (N) nicht in der von der zweiten Bitfolge vorgegebenen Reihenfolge empfangenen Datenpaketen einer Datenpaketkette einen Verkettungsalarm (62) erzeugt und für die zweiten Bitfolgen der Datenpakete, die nicht in der durch die zweiten Bitfolgen vorgegebenen Reihenfolge empfangen wurden, den zyklisch erwarteten Wert für die zweite Bitfolge (16) annimmt. 5
27. Demultiplexer gemäß einem der Ansprüche 22 bis 26, dadurch gekennzeichnet, daß die Auswerteeinrichtung (28) erst nach mehreren (M) in der von der zweiten Bitfolge vorgegebenen Reihenfolge empfangenen Datenpaketen einer Datenpaketkette einen Verkettungsalarm (62) zurücknimmt. 10
28. Demultiplexer gemäß einem der Ansprüche 23 bis 27, dadurch gekennzeichnet, daß die Ausgabeeinrichtungen (30) Ausgangsdaten als ATM-Zellenströme (ATM) ausgeben. 15
29. Demultiplexer gemäß einem der Ansprüche 23 bis 28, dadurch gekennzeichnet, daß die Ausgabeeinrichtungen eine Demappingeinrichtung (32) zur Erzeugung von ATM-Zellenströmen aus im byte Interleaved Modus (56) codierten Datenpaketen (54; VC-4) aufweisen, wobei die Demappingeinrichtung (32) an die Einrichtungen (22) zum Entfernen der Sektionszusatzinformation (52) gekoppelt ist, um Pointerwerte über eine Verbindung (26) zu erhalten und wobei die Demappingeinrichtung (32) an die Einrichtung (23) zum Analysieren und Entfernen des Steuerinformationsbereichs (POH) gekoppelt ist, um die ersten Bitfolgen (J1) für die Dekodierung zu erhalten, wobei die Demappingeinrichtung (32) einen Zwischenspeicher (38) für jedes Datenpaket (54; VC-4) aufweist, das in einem bestimmten Zeitintervall eintrifft. 20
25
30
35

Hierzu 5 Seite(n) Zeichnungen

40

45

50

55

60

65

- Leerseite -




Fig. 1




Fig. 2




Fig. 3




Fig. 4




Fig. 5

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☒ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☒ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)